Menjawab:
Lihat di bawah
Penjelasan:
NB periksa unit resistor yang dipertanyakan, anggap itu harus dalam #Akhir#ini
Dengan sakelar di posisi a, segera setelah rangkaian selesai, kami perkirakan arus akan mengalir hingga kapasitor dibebankan ke sumbernya. # V_B #.
Selama proses pengisian, kami dapatkan dari aturan loop Kirchoff:
#V_B - V_R - V_C = 0 #dimana # V_C # adalah penurunan di piring kapasitor, Atau:
#V_B - i R - Q / C = 0 #
Kita dapat membedakan waktu itu:
#implies 0 - (di) / (dt) R - i / C = 0 #, mencatat itu #i = (dQ) / (dt) #
Ini memisahkan dan memecahkan, dengan IV #i (0) = (V_B) / R #, sebagai:
#int_ ((V_B) / R) ^ (i (t)) 1 / i (di) / (dt) dt = - 1 / (RC) int_0 ^ t dt #
#i = (V_B) / R e ^ (- 1 / (RC) t) #, yang merupakan peluruhan eksponensial …. kapasitor secara bertahap mengisi sehingga potensi penurunan di piringnya sama dengan sumber # V_B #.
Jadi, jika sirkuit sudah ditutup dalam waktu yang lama, maka #i = 0 #. Jadi tidak ada arus baik melalui kapasitor atau resistor sebelum beralih ke b.
Setelah beralih ke b, kami melihat sirkuit RC, dengan kapasitor pemakaian ke titik drop di piringnya adalah nol.
Selama proses pemakaian, kita dapatkan dari aturan loop Kirchoff:
#V_R - V_C = 0 menyiratkan i R = Q / C #
Perhatikan bahwa, dalam proses pengosongan: #i = warna (merah) (-) (dQ) / (dt) #
Sekali lagi kita dapat membedakan waktu wrt itu:
# menyiratkan (di) / (dt) R = - i / C #
Ini memisahkan dan memecahkan sebagai:
#int_ (i (0)) ^ (i (t)) 1 / i (di) / (dt) dt = - 1 / (RC) int_0 ^ t dt #
#implies i = i (0) e ^ (- t / (RC)) #
Dalam hal ini, karena kapasitor terisi penuh dan memiliki tegangan # V_B #, kita tahu itu #i (0) = V_B / R = 12/20 = 0.6A #.
Itulah arus segera saklar ditutup pada b.
Dan sebagainya:
# i (t) = 0,6 e ^ (- t / (RC)) #
Akhirnya jam #t = 3 # kita punya:
# i (3) = 0,6 e ^ (- 3 / (20 cdot 10 ^ (- 2))) = 1,8 kali 10 ^ (- 7) A #
